Системный арбитр.

Разрешает доступ к памяти между выборами уровнями системы (т.е. Main, Interrupt Service Routine) и выбором периферийных устройств (т.е. DMA и Scanner) на основе назначенных пользователем приоритетов. Каждый из уровней системы и периферийных устройств имеет свои собственные регистры выбора приоритетов. Приоритет доступа к памяти разрешен с использованием номера, записанного в соответствующие регистры приоритета, 0 – наивысший приоритет, а 4 – самый низкий приоритет. Приоритеты по умолчанию перечислены в таблице 3-1.
Если пользователь хочет изменить приоритеты, убедитесь, что каждый регистр приоритета написан с уникальным значением от 0 до 4.

PIC18(L)F24/25K42 SYSTEM ARBITER BLOCK DIAGRAM

Управления приоритетами.

Настройка приоритетов доступна, только когда бит PRLOCKED регистра PRLOCK не установлен. По умолчанию, после сброса изменения приоритет разрешено. Во время работы желательно запретить изменения приоритетов.

Для блокировки необходимо выполнить следующую последовательность:

Последовательность разблокировки имеет следующий вид:

Схема доступа к памяти

Пользователь может назначать приоритеты как системному уровню, так и периферийным устройствам, на основе которых системный арбитр предоставляет доступ к памяти. Рассмотрим следующие приоритетные сценарии между ISR, MAIN и периферийными устройствами.

Примечание. Всегда требуется, чтобы приоритет ISR был выше, чем главный приоритет.

ISR PRIORITY > MAIN PRIORITY > PERIPHERAL PRIORITY

Вариант когда приоритет периферии (DMAx, Scanner) ниже чем ISR и MAIN Priority, а периферийное устройство требует:

1. Доступ к программной флэш-памяти – периферийное устройство ожидает цикл инструкций, в котором процессор не нуждается в доступе к PFM (например, команда перехода) и использует этот цикл программы для выполнения собственного доступа к Flash Memory, если только не выполняется операция чтения/записи PFM.
2. Доступ к SFR/GPR – периферийное устройство ожидает цикл команд, в котором процессор не нуждается в доступе к SFR/GPR (например, MOVLW, CALL, NOP) и использует этот цикл для выполнения собственного доступа к SFR/GPR.
3. Доступ к EEPROM данных – периферийное устройство получает доступ к EEPROM данных, если не выполняется операция чтения/записи данных в EEPROM.

Это приводит к минимальной пропускной способности периферийного устройства для доступа к памяти и выполняется этот доступ без какого-либо влияния на время выполнения основной программы.

PERIPHERAL PRIORITY > ISR PRIORITY > MAIN PRIORITY

Когда приоритет периферии (DMAx, Scanner) выше, чем ISR и MAIN Priority, работа процессора останавливается, когда периферийное устройство запрашивает память.

Процессор удерживается в остановленном состоянии до тех пор, пока периферийное устройство выполняет свою работу. Поскольку периферийное устройство запрашивает доступ к шине, периферийное устройство не может быть отключено, пока оно не завершит свою работу.

Это приводит к наивысшей пропускной способности периферийного устройства для доступа к памяти, но требует остановки другого процесса, во время возникновения события запускающего работу периферийного устройства (DMAx, Scanner).

ISR PRIORITY > PERIPHERAL PRIORITY > MAIN PRIORITY

В этом случае процедуры прерывания работы периферийных устройств (DMAx, Scanner) остановят процессор. Прерывания прерывает работу периферийного устройства (DMAx, Scanner) .

Это приводит к наименьшей задержке прерывания и максимальной пропускной способности периферии для доступа к памяти.

PERIPHERAL 1 PRIORITY > ISR PRIORITY > MAIN PRIORITY > PERIPHERAL 2 PRIORITY

В этом случае Peripheral 1 остановит работу процессора. Однако Peripheral 2 может получить доступ к памяти в циклах, не используемых Peripheral 1.

Функция для настройки арбитража может быть выполнена следующим образом:

Это может быть интересно