REFERENCE CLOCK OUTPUT MODULE

Просмотров: 374

REFERENCE CLOCK

OUTPUT MODULE

Модуль формирования опорного тактового сигнала

Модуль опорного тактового сигнала обеспечивает возможность посылать сигнал синхронизации на тактовый опорный выходной контакт или контакты (CLKR) в зависимости от конфигурации выводов микроконтроллера. Выход опорного тактового также может быть использован в качестве сигнала для других периферийных устройств, таких как модулятор сигнала данных (DSM), сканер памяти и модуль таймера.

Модуль опорного тактового имеет следующие особенности:
• Выбор источника синхронизации с использованием регистра CLKRCLK
• Программируемый делитель частоты сигнала
• Выбираемый рабочий цикл сигнала

БЛОК СХЕМА МОДУЛЯ

ФОРМИРОВАНИЕ ФОРМЫ СИГНАЛА

Базовым свойством модуля это выбрать источник сигнала, разделить его на требуемое значение и возможность сформировать базовую форму со стандартной длительностью 25-50-75%.

Источник синхронизации

Вход для выходного тактового сигнала можно выбрать с помощью регистра CLKRCLK.

Синхронизация опорного сигнала

После включения модуля опорного тактового сигнала, установлен (CLKREN), модуль обеспечивается запуск формирования тактового сигнала без помех, при пуске. Когда отключается, выходной сигнал будет отключен немедленно.
Делители частоты и тактовые генераторы могут быть изменены при
включенном модуле, но на выходе могут возникать сбои формы сигнала. Чтобы избежать возможных сбоев, делители тактовых импульсов и тактовые циклы должны быть изменены только тогда, когда CLKREN очищен (модуль отключен).

Программируемый делитель частоты

Выбранный входной тактовый сигнал модуль может разделить в диапазоне от 2 до 128. Частота деления выбирается установкой значения битов DIV <2: 0> регистре CLKRCON.

Доступны следующие конфигурации:
• Base FOSC value
• FOSC divided by 2
• FOSC divided by 4
• FOSC divided by 8
• FOSC divided by 16
• FOSC divided by 32
• FOSC divided by 64
• FOSC divided by 128
Значения делителя частоты может быть изменена во время работы модуля, однако, чтобы предотвратить сбои на выходе формирователя, бит DIV <2: 0> должен быть изменен только при отключенном модуле (EN = 0).

Выбор рабочего цикла

Биты DC <1:0> регистра CLKRCON могут использоваться для изменения рабочего цикла выходного сигнала. Для всех тактовых частот можно выбрать рабочий цикл 25%, 50% или 75%, за исключением значения FOSC без делителя!
Рабочий цикл может быть изменен, когда модуль включен; однако, чтобы предотвратить сбои на выходе, биты DC <1:0> должны быть изменены только тогда, когда модуль отключен (EN = 0).

Примечание

Бит DC1 сбрасывается на «1». Это делает рабочий цикл по умолчанию 50%, а не 0%.

Работа в режиме сна

Тактовый сигнал на выходе модуля связан с системным тактовым генератором. Когда устройство переходит в режим сна, выходы модуля останутся в их текущем состоянии. Это будет иметь непосредственное влияние на периферийные устройства если они используют выходной сигнал этого модуля в качестве входного сигнала. В настройках модуля не должно происходить никаких изменений при входе или выходе из режима сна.

Регистры управления модулем

CLKRCON

Примечание

Биты действительны для значений делителя тактовых импульсов от двух или более, базовая частота не может сформирована по длительности рабочего цикла.

CLKRCLK

Регистры связанные с этим модулем

Тестирование модуля

Конфигурация

Настройка выхода модуля. Выход может быть подключен к любому выходу потов B и C, что интересно можно подключить не к одному порту, а к нескольким или ко всем!!!

Вариант настройки выхода на два вывода порта C.

Модуль позволяет вывести на выход при подключении от HFINTOSC (64МГц задана) только при значении битов DIV<2:0> = 010 делитель на 4, т.е с значения 16 Мгц., при попытки настроить на более высокие частоты работать не будет. Т.е. мы не можем фторировать частоты выше чем опорная частота деленная на 4.

Рабочий цикл работает правильно, если выберем длительность 0% частота на выходе модуля отсутствует.

Зададим следующие параметры

Проверим форму сигнала при настройке на разные длительности, на выходе мы получим частоту 2 мГц.

Частота 2 Мгц, длительность 50%

Настроен выход на одновременно на две ноги микроконтроллера порты PORTC0 и PORTC1

Частота 2 Мгц, длительность 25%

Настроен выход на одновременно на две ноги микроконтроллера порты PORTC0 и PORTC1

Частота 2 Мгц, длительность 75%

Настроен выход на одновременно на две ноги микроконтроллера порты PORTC0 и PORTC1

Стать по теме

• 
  Тестирование модуля генератора
  
• 
  Analog-to-Digital Converter with Computation Technical Brief
  
• Продолжение следует….

Это может быть интересно